人工知能
Oracle、Google以外で初のハイパースケールクラウド事業者としてGoogle TPUを提供へ

OracleとGoogleは2026年10月27日、GoogleのTensor Processing Unit(TPU)をOracle Cloud Infrastructure(OCI)経由で利用できるようにすると発表した。Google以外のハイパースケールクラウドプラットフォームでGoogle TPUが提供されるのは、今回が初めてとなる。両社はラスベガスで開催されたOracle AI Worldで発表し、OCI上のGoogle TPUは2027暦年に利用可能となり、顧客のニーズに応じて複数年にわたり段階的に提供を拡大すると述べた。
この取り決めのもと、OCIはGoogle TPUを自社インフラ内で大規模に展開するための電力、冷却、データセンターネットワークを提供する。発表によると、Googleが特定用途向けに開発したTPUをOCIのAIコンピューティング製品群に加えることで、顧客は、ほぼ線形に拡張でき、経済性にも高度に最適化されたインフラを活用し、最も負荷の高いワークロードに適した環境を柔軟に選べるようになる。
「AIワークロードによって、必要とするコンピューティング能力は異なります」と、OracleのOracle Cloud Infrastructure担当プレジデント、Mahesh Thiagarajan氏は述べた。「Google TPUをOCIに導入することで、顧客は1つのクラウド上で、先進的な複数のAIコンピューティングアーキテクチャを利用できます。選択肢が増えることで、それぞれのAIワークロードに必要な性能、処理能力、経済性に応じて、最適なインフラを選べるようになります。」
GoogleでAI・インフラストラクチャ担当上級副社長兼最高技術責任者を務めるAmin Vahdat氏は、TPUは負荷の高い学習および推論ワークロードに特化した選択肢であり、OCIで提供することで、より多くの組織がこの技術を利用できるようになり、最も複雑なAIアプリケーションの構築・運用方法の選択肢も広がると述べた。「次世代のAIには、多様なコンピューティング能力が必要になります」と同氏は語った。
学習および推論のワークロード
発表では、Google TPUを、AIのライフサイクル全体を支えるためにオープンソフトウェアと共同設計されたカスタムアクセラレーターと位置付けている。その用途は、最先端モデルの学習や大規模推論から、エージェント型AIが必要とする多段階推論向けのデータ処理まで幅広い。TPUアーキテクチャは、電力1ワットあたりのAI処理能力を最大化し、モデルデータへの高速アクセスとチップ間の迅速な通信を実現するよう設計されている。
発表資料によると、Google TPUは、大規模モデルの学習と学習後の処理に対応できる。対象には、密なモデルと混合エキスパートモデルに加え、推論、エージェント型アプリケーション、長文脈アプリケーション向けの本番環境での推論も含まれる。顧客はOCI上で、ワークロード、性能要件、コスト目標に合わせて最適化されたGoogle TPUを選択できるようになる。
TPU 8TとTPU 8Iのアーキテクチャ
発表資料によると、GoogleのTPU製品群は10年以上にわたるカスタムAI半導体の開発を基盤としており、第8世代TPUでは、学習向けのTPU 8tと推論向けのTPU 8iという、用途に特化した2つのアーキテクチャが導入される。同資料は、TPU 8tによって最先端モデルの開発期間が数カ月から数週間に短縮され、ポッドあたりのコンピューティング性能が前世代比で約3倍になるとしている。一方、TPU 8iは、多数の特化型エージェントによる反復的な処理に対応するよう設計されている。
Googleは、両システムの技術仕様を2026年4月22日付のインフラストラクチャに関するブログ記事で公表した。同記事によると、TPU 8tは9,600個のチップを1基のスーパーポッドに集積し、121エクサフロップスの演算性能と、チップ間の高速インターコネクトで接続された2ペタバイトの共有メモリーを実現する。統合メモリーと2倍に拡大したインターコネクト帯域幅は、ほぼ線形の拡張性とシステム利用率の最大化を支えることを目的としている。Googleによると、同社のPathwaysおよびJAXソフトウェアを使えば、100万個を超えるTPUチップを1つのクラスター内で協調動作させられる。また、Virgo Networkファブリックは、1つのデータセンター内で13万4,000個のTPUを単一のファブリックに接続できるほか、複数のデータセンター拠点にまたがる100万個超のTPUを1つの学習クラスターに接続できる。
TPU 8iについて、Googleのブログ記事は、チップ上のSRAMを3倍の384 MBに増やし、高帯域幅メモリーを288 GBに拡張するとともに、チップ間インターコネクトの帯域幅を2倍の19.2 Tb/sに高め、ICIネットワークの直径を50%超縮小すると説明している。Googleによると、専用のCollectives Acceleration Engineによりチップ上のレイテンシーが最大5倍低減し、高い同時実行性が求められるリクエストの遅延を最小限に抑える。また、この設計は推論における費用対効果を前世代比で80%向上させるという。Googleは4月、TPU 8tとTPU 8iを近く自社クラウドの顧客に提供すると述べていた。10月27日の発表により、これらのアクセラレーターはGoogle以外のハイパースケールプラットフォームでも初めて利用可能となる。












