컴퓨팅
GST467 초격자 PCM과 AMD UltraRAM: 특성과 용도 비교
Securities.io를 Google의 선호 소스에 추가
2024년 1월, 연구 논문에서 스탠퍼드대의 Xiangjin Wu, Asir Intisar Khan 등 공동 연구진은 GST467 기반 초격자 상변화 메모리의 실험 결과를 발표했습니다. 이를 AMD FPGA에 탑재되는 UltraRAM과 비교할 때는 연구용 비휘발성 소자와 상용 휘발성 메모리 블록이라는 차이를 먼저 이해해야 합니다. 두 기술은 같은 제품이나 동일한 조건의 벤치마크가 아닙니다.
상변화 메모리(PCM)는 물질의 저항 상태로 데이터를 저장합니다. AMD UltraRAM은 FPGA 내부에서 사용하는 SRAM 기반 메모리입니다.
- GST467 초격자 PCM 연구는 나노미터 크기의 소자에서 쓰기 에너지와 저항 드리프트를 줄이면서 스위칭 속도와 내구성을 유지하는 데 초점을 맞췄습니다.
- UltraRAM은 288 Kb 메모리 블록을 FPGA 내부에서 연결해 필요한 용량과 데이터 경로를 구성하도록 설계됐습니다. 전원이 꺼진 뒤에도 데이터를 보존하는 범용 비휘발성 메모리는 아닙니다.
아래에서는 논문이 보고한 소자 수준의 결과와 AMD 문서에 제시된 UltraRAM 기능을 구분해 살펴봅니다. 소자 측정값을 메모리 블록 전체의 전력이나 시스템 성능과 직접 비교해서는 안 됩니다.
재료 및 구조
재료와 구조는 메모리의 성능, 확장성과 집적 방식에 영향을 줍니다. GST467 초격자 소자와 FPGA 내장 SRAM을 비교하면 저장 원리와 설계 단계에 따른 차이를 파악할 수 있습니다.
GST467 초격자 PCM vs. UltraRAM 매개변수: 재료 및 구조 |
|
| 신규 나노복합 초격자 상변화 메모리 | UltraRAM |
| GST467과 Sb2Te3 또는 TiTe2를 번갈아 적층한 초격자 구조입니다. | SRAM 기반의 FPGA 내장 메모리 블록입니다. |
| GST467은 빠른 스위칭을 위한 SbTe 포함체를 가진 나노복합 재료입니다. | FPGA의 실리콘 공정에 구현되는 휘발성 메모리입니다. |
| 나노복합체와 적층 경계면을 이용한 구조입니다. | 기본 구성은 4,096 × 72비트입니다. |
| 대표 Sb2Te3/GST467 구조는 약 2 nm씩의 층을 15주기 쌓아 약 60 nm 두께로 만들었습니다. | 기기 내부의 전용 메모리 열과 연결 경로를 사용합니다. |
| 재료 적층과 공정 제어가 필요하며 CMOS 호환 기판에서 시연됐습니다. | FPGA 설계 도구와 내장 메모리 자원으로 통합합니다. |
초격자 PCM은 GST467 나노복합체와 적층 경계면을 활용합니다. 연구에서는 열을 가두는 효과와 재료의 미세구조를 이용해 낮은 쓰기 전력과 안정적인 저항 상태를 함께 구현했습니다. UltraRAM은 FPGA 내부의 SRAM 기반 자원으로, 이와 다른 저장 원리와 설계 목적을 갖습니다.
논문의 약 2 nm 층 두께는 재료 구조의 치수입니다. UltraRAM의 4,096 × 72비트는 논리적 저장 구성으로, 층 두께와 직접 대응하는 밀도 지표가 아닙니다.
PCM의 상용화에는 배열, 선택 소자, 주변 회로와 제조 공정의 검증이 더 필요합니다. UltraRAM은 이미 FPGA에 구현된 자원이며 사용할 수 있는 용량과 성능은 기기별 사양에 따릅니다.
용량 및 밀도
메모리 밀도는 현대 컴퓨팅 워크로드가 요구하는 고용량·소형 저장 솔루션을 구현하는 데 핵심적인 지표입니다. 최대 달성 가능한 밀도를 평가하면 각 기술이 미래 고밀도 시스템 아키텍처를 가능하게 할 잠재력을 파악할 수 있습니다.
GST467 초격자 PCM vs. UltraRAM 매개변수: 용량 및 밀도 |
|
| 신규 나노복합 초격자 상변화 메모리 | UltraRAM |
| 약 40 nm 하부 전극 지름에서 초격자 PCM 동작을 시연했습니다. | 기본 단위는 4Kx72b (288Kb) SRAM 블록입니다. |
| 작은 소자에서도 스위칭과 상태 안정성을 함께 평가했습니다. | 한 열의 캐스케이드 한계는 기기 또는 SLR의 높이에 따릅니다. |
| 이 연구는 상용 3D 메모리 배열의 전체 용량을 입증한 것이 아닙니다. | 여러 열을 연결할 때는 추가 로직 자원이 사용될 수 있습니다. |
| 낮은 쓰기 에너지는 고밀도 집적에 유리할 가능성이 있습니다. | 열 방향 연결은 FPGA 내부 자원의 캐스케이드이며 64층 메모리 다이 적층을 뜻하지 않습니다. |
| 완성된 NAND 제품과의 면적당 용량 우위는 이 소자 결과만으로 판단할 수 없습니다. | 총용량은 선택한 FPGA의 UltraRAM 블록 수에 따라 결정됩니다. |
논문의 약 40 nm는 소자의 하부 전극 지름입니다. 연구진은 초격자 PCM의 소형화 가능성과 성능을 보여줬지만, 이를 모든 PCM 중 가장 작은 셀이나 NAND보다 높은 완제품 용량으로 일반화할 수는 없습니다.
UltraRAM의 기본 블록은 288 Kb, 즉 4,096 × 72비트입니다. 한 열의 블록은 전용 경로로 연결하고 여러 열도 로직을 이용해 연결할 수 있습니다. 총용량과 연결 한계는 기기의 블록 수와 구조에 따릅니다.
전력 소비
전력 소비 최소화는 특히 모바일 및 임베디드 애플리케이션에서 에너지 효율 컴퓨팅에 필수적입니다. 활성 전력과 대기 전력을 비교하면 다양한 사용 사례에 가장 적합한 에너지 프로파일을 파악할 수 있습니다.
GST467 초격자 PCM vs. UltraRAM 매개변수: 전력 소비 |
|
| 신규 나노복합 초격자 상변화 메모리 | UltraRAM |
| 약 40 nm 소자에서 약 85 μA의 리셋 전류를 보고했습니다. | 활성 전력은 기기, 클록, 사용량과 회로 구성에 따라 달라집니다. |
| 약 5 MW/cm²의 리셋 전력 밀도를 보고했습니다. | SLEEP 및 자동 슬립 기능으로 유휴 전력을 줄일 수 있습니다. |
| 초격자 구조가 열을 가두어 열 손실을 최소화합니다. | 슬립 기능과 시스템 전체의 전원 차단은 다릅니다. |
| SbTe 나노클러스터가 결정화 장벽과 스위칭 전력을 낮춥니다. | 문서화된 SLEEP 및 자동 슬립 설정과 복귀 지연을 확인해야 합니다. |
| 초소형 크기로 인해 상변화에 필요한 절대 전력이 감소합니다. | 전력과 지연 시간의 절충은 슬립 및 파이프라인 설정에 따릅니다. |
| 읽기 전력은 읽기 전압과 저항 상태, 주변 회로에 따라 달라집니다. | FPGA 내장 메모리 자원으로 시스템 전력 설계에 포함됩니다. |
| 비휘발성이므로 상태 유지에 지속적인 전원 공급이 필요하지 않지만 주변 회로 전력은 별도입니다. | 전력 효율은 FPGA와 사용 사례별로 평가해야 합니다. |
연구에서는 약 40 nm 소자에서 리셋 전류 약 85 μA, 스위칭 전압 약 0.7 V와 전력 밀도 약 5 MW/cm²를 보고했습니다. 이는 소자 수준의 측정값이며, 메모리 칩 전체의 소비 전력과는 다릅니다. 초격자 경계면의 열 구속과 GST467의 미세구조가 효율적인 스위칭에 기여했습니다.
UltraRAM의 소비 전력은 FPGA 기종, 동작 주파수, 블록 수, 접근 패턴과 설정에 따라 달라집니다. 유휴 전력은 문서화된 SLEEP 및 자동 슬립 기능을 이용해 관리할 수 있으며, 실제 전력과 복귀 지연은 제품과 설계 조건에 맞춰 평가해야 합니다.
전압 스케일링
낮은 전압에서 동작하는 것은 최신 CMOS 로직 노드와 통합하는 데 중요합니다. 전압 스케일링 가능성을 평가하면 현대 반도체 제조 및 설계 흐름과의 호환성을 알 수 있습니다.
GST467 초격자 PCM vs. UltraRAM 매개변수: 전압 스케일링 |
|
| 신규 나노복합 초격자 상변화 메모리 | UltraRAM |
| 약 40 nm 소자에서 약 0.7 V의 스위칭을 보고했습니다. | 동작 전압은 FPGA 기종과 전원 레일 사양에 따릅니다. |
| 낮은 소자 스위칭 전압은 로직과의 통합에 유리할 수 있습니다. | 기기 데이터시트의 권장 전압과 동작 조건을 따라야 합니다. |
| 초격자는 전압 자체가 아니라 열의 흐름을 제한해 스위칭 효율에 기여합니다. | 사용자가 임의로 트랜지스터 문턱전압이나 제조 공정을 선택하는 메모리 셀은 아닙니다. |
| SbTe 나노클러스터가 저전압에서 균일한 핵생성을 지원합니다. | 허용 전압과 타이밍은 해당 FPGA의 사양으로 정해집니다. |
| 상태별 저항과 센싱 조건을 함께 평가해야 합니다. | 캐스케이드는 메모리 연결 기능이며 별도 전압 도메인을 자동으로 만드는 기능이 아닙니다. |
| 상태 간 저항 차이와 드리프트는 다중 레벨 저장의 중요한 조건입니다. | 최저 동작 전압은 기기별 정격 조건을 확인해야 합니다. |
| 충분한 쓰기 전류를 위해 접근 트랜지스터 설계가 중요합니다. | 제품의 전원 및 타이밍 요구사항에 맞춰 설계합니다. |
논문의 약 0.7 V는 실험 PCM 소자의 스위칭 전압입니다. 열 구속과 GST467의 결정화 특성이 낮은 에너지의 스위칭을 지원했습니다. 이 값만으로 완성된 메모리와 모든 최신 로직 공정의 통합이 검증됐다고 볼 수는 없습니다.
UltraRAM은 FPGA 제품에 내장되므로 전압 범위는 기기별 데이터시트에 따릅니다. 블록의 논리적 구성이나 캐스케이딩 기능에서 특정 제조 노드와 최저 동작 전압을 추론해서는 안 됩니다.
접근 속도 및 지연 시간
메모리 성능은 시스템 전체 응답성 및 처리량에 직접 영향을 미칩니다. 접근 시간과 지연 시간을 벤치마크하면 다양한 애플리케이션 요구에 가장 적합한 성능 범위를 파악할 수 있습니다.
GST467 초격자 PCM vs. UltraRAM 매개변수: 접근 속도 및 지연 시간 |
|
| 신규 나노복합 초격자 상변화 메모리 | UltraRAM |
| 논문에서 약 40 ns 스위칭을 보고했습니다. | 접근 지연은 클록 주기와 파이프라인 설정으로 정해집니다. |
| 10 ns 미만의 완성 배열 읽기 지연을 이 논문이 입증한 것은 아닙니다. | 각 포트는 한 주기에서 읽기 또는 쓰기 한 가지 동작을 수행합니다. |
| SbTe 나노클러스터가 빠르고 균일한 결정 핵생성을 촉진. | 두 포트의 동작은 내부적으로 같은 주기 안에서 A, B 순서로 처리됩니다. |
| 가두어진 가열이 빠른 온도 상승/하강을 가능하게 함. | 포트 인터페이스는 최대 4단계의 파이프라인을 지원합니다. |
| 높은 저항 비율이 빠르고 신뢰성 있는 센싱을 제공. | 비캐스케이드 모드 지연은 설정에 따라 1~4클록 주기입니다. |
| 완성된 배열의 쓰기 지연은 선택 소자와 주변 회로까지 포함해 평가해야 합니다. | 기본 워드 폭은 72비트이며 큰 전송에는 여러 접근이 필요할 수 있습니다. |
| 읽기 특성과 읽기 교란은 별도로 검증해야 합니다. | 캐스케이드 지연은 연결 길이, 목표 주파수와 설정에 따라 달라집니다. |
GST467 초격자 소자는 약 40 ns의 빠른 스위칭과 낮은 에너지를 함께 보여줬습니다. 이는 논문의 시험 조건에서 얻은 결과이며, 모든 기존 PCM보다 항상 10배 빠르거나 완성된 DRAM과 동일한 읽기 성능이라는 뜻은 아닙니다.
PCM의 대용량 배열에서는 소자 특성 외에도 배선, 선택 소자, 센싱과 프로그래밍 제어가 성능에 영향을 줍니다. 소자 측정 결과를 시스템 수준 지연으로 바로 환산할 수 없습니다.
UltraRAM은 단일 클록의 동기식 메모리입니다. 내부 SRAM은 한 주기 안에 포트 A와 B의 동작을 순서대로 처리합니다. 비캐스케이드 모드에서는 1~4클록 주기로 지연을 설정할 수 있고, 캐스케이드에서는 연결 규모와 주파수 등에 따라 달라집니다. 모든 기기에 공통인 1 ns 접근 사양으로 표현하면 부정확합니다.
내구성 및 데이터 유지
내구성과 데이터 유지 특성은 메모리의 사용 목적에 따라 평가해야 합니다. 전원이 없는 상태의 보존 기간과 전원이 공급되는 동안의 운영 신뢰성은 서로 다른 지표입니다.
GST467 초격자 PCM vs. UltraRAM 매개변수: 내구성 및 데이터 유지 |
|
| 신규 나노복합 초격자 상변화 메모리 | UltraRAM |
| 약 2 × 10^8회의 사이클 내구성을 보고했습니다. | 휘발성이므로 전원 차단 후의 장기 보존을 제공하지 않습니다. |
| 내구성과 저항 상태 안정성을 실험으로 평가했습니다. | 내장 ReRAM 섀도 백업은 문서화된 UltraRAM 기능이 아닙니다. |
| 약 83°C에서 10^5시간의 유지 특성을 추정했습니다. | 전원 차단 시 필요한 영구 저장과 복구는 시스템 차원에서 설계해야 합니다. |
| 재료 구조는 안정성에 기여하지만 모든 열화가 사라지는 것은 아닙니다. | PCM과 같은 프로그램·소거 사이클 한계와 직접 비교할 수 없습니다. |
| 높은 결정화 온도가 비정질 상의 안정성을 향상. | 신뢰성과 수명은 FPGA의 정격 동작 조건에 따릅니다. |
| 원자 재배열에 의해 장기적으로 제한됨. | 접근 빈도는 타이밍과 시스템 요구사항에 맞춰 설계해야 합니다. |
| 오류 정정은 제한된 비트 오류를 다룰 수 있으나 물리적 보존을 무한히 연장하지는 않습니다. | 실행 중 데이터를 위한 메모리이며 영구 아카이브는 아닙니다. |
논문은 약 2 × 10^8회의 사이클 내구성과 약 83°C에서 10^5시간에 해당하는 유지 특성을 제시했습니다. 후자는 가속 시험에 기반한 추정으로, 실제로 10년 넘게 관찰한 실험이 아닙니다. 85°C는 비교된 제품 수준의 목표 조건으로, 해당 소자의 추정 온도와 구분해야 합니다.
UltraRAM은 전원이 유지되는 동안 상태를 저장하는 휘발성 SRAM입니다. 슬립 상태와 완전한 전원 차단을 구분해야 하며, 영구 저장이 필요하면 별도의 저장 및 복구 경로를 설계해야 합니다. 신뢰성을 위해 정격 전압과 온도, 기기 사양을 따라야 합니다.
PCM 연구와 UltraRAM의 보존 특성은 서로 다른 용도를 반영합니다. 비휘발성 소자의 보존 시험과 전원이 필요한 FPGA 메모리의 운영 신뢰성을 같은 수치로 단순 비교할 수는 없습니다.
미래 데이터 전송을 지원할 3D 프로세서에 대해 알아보세요.
오류 정정
오류 검출과 정정은 요구되는 신뢰도에 따라 설계합니다. ECC는 모든 종류의 오류를 무조건 방지하거나 정정하지는 않습니다.
GST467 초격자 PCM vs. UltraRAM 매개변수: 오류 정정 |
|
| 신규 나노복합 초격자 상변화 메모리 | UltraRAM |
| 시스템 설계에 따라 Hamming, BCH 등 오류 정정 방식을 검토할 수 있습니다. | 내장 ECC는 64비트 데이터와 8비트 검사 비트를 사용합니다. |
| 소자의 고정 상태 오류와 저항 분포 변화를 고려해야 합니다. | 단일 비트 오류 정정과 이중 비트 오류 검출을 지원합니다. |
| 쓰기 검증은 설계 선택 사항이며 논문 소자의 필수 내장 기능으로 제시된 것은 아닙니다. | ECC 사용 여부와 읽기·쓰기 설정은 설계에서 선택합니다. |
| 특정 오류 모델에 맞는 정정 코드는 별도로 설계하고 검증해야 합니다. | 내장 ECC가 임의의 다중 비트 오류를 모두 정정하는 것은 아닙니다. |
| ECC 복잡도와 밀도·성능 간 트레이드오프 존재. | ECC와 파이프라인의 지연 및 자원 요구량을 함께 고려해야 합니다. |
| 소자 내구성 시험과 ECC를 적용한 시스템 신뢰성은 구분해야 합니다. | 내장 ECC 기능과 외부 로직 사용은 각각의 설계 조건에 따릅니다. |
PCM 기반 시스템에서는 저항 상태의 변화와 고정 상태 오류 등 실제 오류 모델을 평가하고 적절한 ECC를 선택할 수 있습니다. 논문의 소자 결과가 특정 Hamming·BCH 코드나 쓰기 검증 회로의 구현까지 입증한 것은 아닙니다.
UltraRAM의 내장 ECC는 64비트 데이터에 8비트 검사 정보를 사용해 단일 비트 오류를 정정하고 이중 비트 오류를 검출합니다. ECC 활성화, 파이프라인과 오류 처리 방식은 FPGA 설계에서 정해야 합니다. 임의의 다중 비트 오류를 모두 복구하는 기능은 아닙니다.
필요한 오류 검출·정정 수준은 애플리케이션과 오류 모델에 따라 달라집니다. 두 기술의 소자 특성과 시스템 회로를 구분해 신뢰성을 평가해야 합니다.
다이 내 변동 및 드리프트
공정 변동 및 동작 드리프트는 메모리 성능과 신뢰성을 저하시킬 수 있습니다. 이러한 요인에 대한 민감도를 평가하면 제조 복잡성과 운영 안정성을 파악할 수 있습니다.
GST467 초격자 PCM vs. UltraRAM 매개변수: 다이 내 변동 및 드리프트 |
|
| 신규 나노복합 초격자 상변화 메모리 | UltraRAM |
| 논문에서 작은 저항 드리프트와 8개 저항 상태를 보고했습니다. | Vt, 누설 전류 등 트랜지스터 변동에 영향받음. |
| 소자 치수와 경계면의 영향은 측정 조건에 따라 평가해야 합니다. | 공정 변동에 따른 전압 및 타이밍 사양은 기기 문서를 따릅니다. |
| 다중 레벨 프로그래밍과 상태 분포의 안정성을 평가해야 합니다. | 제조 단계의 수율 관리와 사용자의 FPGA 설계 자원은 구분해야 합니다. |
| 논문에서 균일한 GST467 대조 소자보다 낮은 저항 드리프트를 보였습니다. | 특정 트랜지스터 공정이 모든 UltraRAM의 공통 특성으로 지정된 것은 아닙니다. |
| 규칙적인 적층과 재료의 결정화 특성이 상태 안정성에 기여합니다. | SRAM은 DRAM처럼 주기적 리프레시를 요구하지 않으며 플래시식 마모 평준화도 공통 기능이 아닙니다. |
| 시스템 차원의 드리프트 보정 기법을 별도로 검토할 수 있습니다. | 정격 조건과 타이밍 충족, ECC 등으로 시스템 신뢰성을 설계합니다. |
| ECC의 정정 능력은 오류 종류와 코드에 의해 제한됩니다. | 성숙한 CMOS 변동 인식 설계 방법론 활용. |
연구진은 GST467 초격자 소자에서 낮은 저항 드리프트와 여러 저항 상태를 보고했습니다. 재료의 구조와 높은 결정화 온도는 상태 안정성에 기여했지만, 칩 전체의 공정 변동과 장기 수명을 모두 해결했다는 결과는 아닙니다.
대용량 PCM 시스템에서는 프로그래밍, 센싱, 보정과 오류 처리 등 추가 회로가 필요할 수 있습니다. 그 구체적인 구현과 효과는 별도의 설계 및 검증 대상입니다.
UltraRAM은 상용 FPGA의 메모리 자원으로, 기기의 전압·온도 및 타이밍 조건을 충족하도록 사용해야 합니다. 사용자에게 제공되는 ECC와 제어 기능을 내부 공정 보정이나 SRAM에 필요 없는 리프레시 기능과 혼동해서는 안 됩니다.
두 기술은 서로 다른 오류와 변동 요인을 갖습니다. 신뢰성 비교에는 같은 시험 조건과 시스템 수준의 평가가 필요합니다.
3D 통합 가능성
3D 스태킹은 특히 공간이 제한된 장치에서 메모리 밀도와 대역폭을 크게 향상시킬 수 있습니다. 구현 가능성을 분석하면 미래 고성능·고용량 시스템 아키텍처에 대한 확장성을 파악할 수 있습니다.
GST467 초격자 PCM vs. UltraRAM 매개변수: 3D 통합 가능성 |
|
| 신규 나노복합 초격자 상변화 메모리 | UltraRAM |
| 재료 적층은 메모리 배열의 수직 집적 가능성 연구와 관련됩니다. | FPGA 기기와 패키지의 구조에 따라 통합 방식이 달라집니다. |
| 소자 내부 초격자 층은 여러 완성 메모리 다이의 적층과 다릅니다. | UltraRAM 열의 캐스케이드는 별도의 3D 다이 적층 공정이 아닙니다. |
| 여러 배열의 적층은 추가적인 제조·회로 검증이 필요합니다. | 총용량과 배선은 선택한 FPGA의 구조에 의해 정해집니다. |
| 수직 연결의 효과는 실제 배선과 패키지 설계에 따라 달라집니다. | 로직 가까이 배치된 온칩 데이터 저장에 사용할 수 있습니다. |
| 3D 전력 밀도로 인한 열 관리 과제. | 3D 스택에서 전원 공급, 테스트, 신뢰성 과제. |
| 3D 연결의 수율과 신뢰성은 별도 검증 대상입니다. | 전원, 타이밍과 패키지 사양을 확인해야 합니다. |
| 이 논문이 64층 GST467 메모리 배열을 시연한 것은 아닙니다. | 사용 가능한 온칩 용량 안에서 데이터 처리 회로를 지원합니다. |
GST467 초격자의 수직 재료 적층은 나노구조 소자의 특성을 개선합니다. 그러나 이를 64층 메모리 배열이나 완성된 고용량 3D 칩의 시연과 동일하게 볼 수는 없습니다. 배열 적층에는 열, 배선, 선택 소자와 수율의 추가 검증이 필요합니다.
UltraRAM은 FPGA의 특정 영역과 열에 배치된 내장 메모리입니다. 제품이 적층 실리콘 기술을 사용하더라도 UltraRAM 캐스케이드 자체가 64층 다이 적층이나 임의의 순차 제조를 뜻하지는 않습니다.
3D 집적은 용량과 대역폭을 높일 수 있는 연구 및 제품 설계 방향입니다. 다만 이 비교에 제시된 자료는 64층 GST467 프로토타입이나 페타바이트 규모의 3D UltraRAM을 입증하지 않습니다.
통합 및 제조
궁극적으로 기존 반도체 공정 및 설계 흐름과의 원활한 통합이 상용화에 필수적입니다. 통합 복잡성을 고려하면 실제 제조 채택에 대한 실질적인 과제를 드러낼 수 있습니다.
GST467 초격자 PCM vs. UltraRAM 매개변수: 통합 및 제조 |
|
| 신규 나노복합 초격자 상변화 메모리 | UltraRAM |
| 표준 박막 증착/패터닝을 사용해 제조. | FPGA 제품의 제조 공정에 통합된 메모리 자원입니다. |
| 초격자 층은 정밀한 두께 제어가 필요. | SRAM 기반이지만 세부 셀 설계를 모든 기기에 동일한 6T 구조로 단정해서는 안 됩니다. |
| 식각과 세정 공정이 초격자에 미치는 영향을 검증해야 합니다. | 사용자는 문서화된 블록 기능과 인터페이스를 구성합니다. |
| 초격자 통합을 위한 열 예산 관리 필요. | FPGA 로직과 전용 배선 및 일반 연결 자원으로 연결합니다. |
| 필요한 경우 재료 간 확산을 억제하는 장벽층을 검토해야 합니다. | 밀도와 공정 노드는 FPGA 제품군별로 다릅니다. |
| 고성능·저전력 디바이스에 대한 유망한 결과. | 사용자가 제조 공정이나 트랜지스터 구조를 직접 변경하는 방식은 아닙니다. |
| 재료의 적층과 완성 칩의 패키징은 서로 다른 집적 단계입니다. | 새로운 모드와 패키징을 위한 철저한 테스트·특성 분석. |
GST467 초격자 PCM은 스퍼터링 등 박막 공정으로 제작됐습니다. 논문은 CMOS 호환 기판의 나노 소자에서 결과를 제시했으며, 대규모 상용 배열의 양산까지 입증한 것은 아닙니다.
실제 CMOS와의 공동 집적에서는 층 두께, 열 예산, 식각과 재료 확산 등을 관리해야 합니다. 필요한 공정 변경과 수율은 제품 개발 과정에서 별도로 검증해야 합니다.
UltraRAM은 AMD FPGA 제품에 이미 통합된 SRAM 기반 메모리입니다. 사용자는 블록 수, 연결, 파이프라인, ECC와 슬립 기능 등을 구성합니다. 이를 특정 40 nm 공정의 수정된 6T 셀이나 사용자 선택형 7 nm 설계로 일반화하면 부정확합니다.
맺음말
GST467 초격자 PCM은 비휘발성 소자 연구이고 UltraRAM은 FPGA용 휘발성 메모리입니다. 용량, 에너지, 속도와 보존을 비교하려면 서로 다른 측정 수준과 용도를 구분해야 합니다. 이 자료만으로 두 기술 중 하나가 범용 메모리의 최종 해법이라고 결론 내릴 수는 없습니다.
AMD 가격 차트
AMD (AMD )는 2023년 매출 약 226억 8,000만 달러와 순이익 8억 5,400만 달러를 보고했습니다. Nvidia (NVDA )와 Intel (INTC )은 다른 반도체 기업입니다. 이 회사들의 경쟁이나 과거 메모리 연구가 GST467 소자의 상용 채택을 입증하는 것은 아닙니다. Intel은 Optane 사업을 2022년에 종료하기로 했으며, UltraRAM은 AMD의 FPGA 메모리 자원입니다.
미국으로 반도체 제조를 다시 가져오는 데 도움이 될 수 있는 시뮬레이션에 대해 알아보려면 여기를 클릭하세요.
